Samsung'dan Yarı İletken Sektöründe Dönüm Noktası: Dünyanın İlk 3D Stacked FET Transistörü

Samsung Electronics, yarı iletken endüstrisinin fiziksel sınırlarını zorlayan yeni bir teknolojiye imza atarak 42 nanometre kapı aralığına sahip dünyanın ilk 3D Stacked FET (3D Yığınlı Alan Etkili Transistör) mimarisini duyurdu. VLSI Symposium etkinliğinde tanıtılan ve birinci seçilen bu teknoloji, çiplerin dikey eksende büyümesini sağlayarak Moore Yasası'nın ömrünü uzatmayı hedefliyor.

Yatay Büyümenin Sınırları ve Dikey Çözüm

Modern işlemcilerde milyarlarca transistör bulunuyor ve bu bileşenler verilerin işlenmesini sağlayan temel anahtarlar olarak görev yapıyor. Uzun yıllar boyunca üreticiler, performansı artırmak için transistörleri yatay düzlemde birbirine daha fazla yaklaştırdı. Ancak bu mesafe küçüldükçe, elektrik akımının yalıtım bariyerlerini aşarak kaçaklara neden olması gibi fiziksel sorunlar ortaya çıkmaya başladı. Geleneksel ölçekleme yaklaşımı artık giderek daha maliyetli ve karmaşık bir hal alıyor.

Samsung tarafından geliştirilen 3D Stacked FET mimarisi ise bu soruna yenilikçi bir çözüm getiriyor. Geleneksel çiplerde yan yana yerleştirilen N tipi ve P tipi transistörler, bu yeni tasarımda üst üste konumlandırılıyor. Tıpkı kalabalıklaşan şehirlerde gökdelenlerin inşa edilmesi gibi, yatay alanda daha fazla küçülemeyen transistörler dikey eksende istifleniyor. Böylece iki transistörün kapladığı alan teorik olarak yarıya iniyor ve aynı çip yüzeyine çok daha fazla işlem gücü sığdırılabiliyor.

GAA Mimarisinin Üçüncü Boyuta Evrimi

Şirket yetkililerine göre bu yeni teknoloji, son yıllarda donanım dünyasında yaygınlaşmaya başlayan Gate-All-Around (GAA) mimarisinin doğal bir evrimi niteliğinde. GAA yapısında akım, nanosheet adı verilen son derece ince yarı iletken katmanlardan geçiyor. Bu kanalların çok katmanlı olarak üretilebilmesi, transistörlerin dikey yönde istiflenmesinin önünü açıyor.

Transistörleri üst üste yerleştirmek teoride basit görünse de, pratikte akım taşıma kapasitesi, kusursuz kristal yapı üretimi ve katmanlar arası elektriksel izolasyon gibi zorlu mühendislik problemlerini beraberinde getiriyor. Samsung, bu sorunları aşmak için hem üstteki hem de alttaki transistörlerde üçer katmanlı nanosheet kanallar kullandı.

Sektördeki önceki çalışmalarda genellikle iki katmanlı tasarımlar kullanılırken, geliştirilen bu 3/3 nanosheet mimarisi, CFET yapılarında bugüne kadar ulaşılan en yüksek katman sayısı olarak öne çıkıyor. Bu sayede yarı iletken endüstrisi, çip alanını küçültürken akım taşıma kapasitesini ve performansı korumayı başarıyor.

--- **İlgili Kaynaklar:** kurumsal teknoloji çözümleri ihtiyaçlarınız için [teknoloji çözümleri](https://sheltron.com.tr) doğru adres.